SpeedStep第一代提供了两种频率变换状态：全速状态及电池供电时的降频状态；第二代的SpeedStep增强型能提供更多的频率档次。

1999年至2002年，英特尔又开发了一系列的节能技术，例如Deep Sleep、Deep Sleeper休眠模式；QuickStart技术，它能够让笔记本电脑在不工作时立刻将处理器切换到低耗能水平(0.5瓦以下)，以达到有效管理电源以获得更长的电池寿命的目的。动态调节核心电压，按需供电。英特尔针对Prescott处理器开发了Dynamic VID(动态电压识别)技术，它可根据处理器的忙碌程度实时调整供电电压，以“见缝插针”的方式降低处理器的功耗。实现Dynamic VID无需任何驱动程序，但需要主板和BIOS支持。

提高供电质量，多相供电结合大电容滤波，降低发热量。一般CPU供电电压都是由12V电压经DC/DC降压后得到，电路工作过程中的电压跳变产生尖峰脉冲。这些尖峰脉冲如不予以消除，不仅影响CPU工作稳定性，还会大大增加其发热量。解决方式有二：一是采用多相供电方式，输出更多的波头，以降低电压波动幅度；二是在降压电路后增加滤波电容容量，充分滤除纹波成分。

英特尔还从处理器的体系结构和逻辑设计上进行改进，在不影响性能的情况下降低功耗，如：

Advanced Branch Prediction — 采用多分支预报机制大幅度提高预报的准确度，缩短任务执行时间，进而降低功耗。

Micro-Op Fusion — 采用操作融合技术，实现两个操作、一次执行。

Power Optimized Bus — 根据需要打开或关闭处理器总线，降低功耗。

Dedicated Stack Manager — 通过设置硬件堆栈管理器，可以明显减少堆栈管理的微操作数，达到减低功耗的目的。

CPU节能技术的难题

CPU到了90纳米工艺以后，情况发生了很大变化，许多原来基本可以忽略不计的功耗因素现在都占据了较大的比重，例如，芯片内电路互连损耗、漏电损耗。英特尔尝试使用多种方法来提高处理器性能，例如提高前端总线速度到1066MHz，加大奔腾4处理器缓存到2MB等，但收效未能达到最初的预期。随着运行电压的降低，漏电流加大，结果产生很高的热量，高发热量会导致芯片运行不稳，处理器频率提升遭遇瓶颈，可以将这种现象视为一种热障。到现在，主流处理器的功耗超过百瓦，而且还一直呈现向上提升态势。此外，芯片内晶体管密度加大，使得解决这一瓶颈更为紧迫。英特尔公司曾预测，到2010年英特尔微处理器内部将包含10亿颗晶体管，主频将达到30GHz，其功率密度将与核电站相当。

为了突破这一障碍，在新世纪之初，包括英特尔在内的一些国际著名芯片制造公司，都组织专门的队伍，斥巨资研制性能、功耗和发热平衡的低功耗微处理器技术，并且获得了突破性进展。处理器制造商开始采取一项新战略，将两个或更多的完整的、独立的处理器内核安装在一个芯片上，操作系统将每一个执行内核视为一个可以独立控制的逻辑处理器。拥有两个独立的核，可以让每个CPU以较低的速度运行，因此降低了温度，并且在大多数情况下，还提高了计算机的总体吞吐量。这就是今天成为微处理器主流发展方向的多核技术。

英特尔计划用双核乃至多核处理器共同运行的办法来实现性能的再次提升。为了能够让双核心在一起顺利工作，需要引入相应的控制电路来降低耗电和发热，这项技术可以在较低电压的时候把晶体管之间的漏电减少到一半甚至更多。

酷睿2双核处理器创新的节能技术

对半导体芯片来说，新工艺往往可以带来运算性能和电气性能双方面的改进。先进的制造工艺往往可以带来功耗的明显降低，而低功耗同时又意味着芯片的工作频率可以继续向上提升一个等级。低功耗让PC更节能，减轻散热的压力，实现安静、低噪音运行。酷睿2双核处理器采用了65纳米新工艺的芯片制造，并结合新的微处理器架构，从根本上创新了CPU的节能技术。

全新微体系结构。每块酷睿2双核处理器中均包含有两个经过优化的执行内核，这一设计可在单独的内核中执行超线程。在同时运行多个要求苛刻的应用时，英特尔®酷睿™2双核处理器可以保证极为卓越的性能和更快的系统响应速度，使每瓦特性能得到提高。

酷睿2双核处理器具有一个高性能的内核架构。该架构采用了微操作融合以及高级堆栈管理（Advanced Stack Management）技术，能够在提高性能的同时优化能效。微操作融合技术整合了相同宏操作（macro-op）中的多个微操作，高级堆栈管理则可以在局部范围内追踪有关堆栈指针的变化，从而降低堆栈相关操作中的微操作数量。微操作数量的减少意味着，可以在能耗更低的情况下，更加有效地实施调度、“按需”提供性能。

增强型应变硅技术（Strained Silicon）。如果能迫使硅原子的间距加大，就可减小电子通行所受到的阻碍，也就相当于减小了电阻。这样一来，发热量和能耗都会降低，加速晶体管内部电流的通过速度，而运行速度则得以提升，晶体管获得更出色的效能。

该技术的原理是将硅的晶体拉伸，这样沿拉伸方向电子的迁移率就会提升，导致电阻减小。在MOS管的栅极下沟道处的硅做成拉伸的“应变硅”，当MOS管打开时电流就会更顺利地沿拉伸方向在源极和漏极之间流动，速度也能更快，向衬底分散的漏电流就会相应减少。

在65纳米工艺中，英特尔采用更先进的第二代高性能应变硅，该技术可以让晶体管的激励电流进一步提升到30%。凭借这项技术，英特尔可以确保在65纳米工艺中继续领先。而鉴于应变硅技术的明显效果，IBM、AMD等半导体企业都准备开发类似的技术。

高K值材料技术。与应变硅加速晶体管内电流速度相反，在不同晶体管之间需要更好的绝缘，以避免电流泄漏的问题。在90纳米工艺之前，这个问题并不严重，因为晶体管之间有较长的距离。但转换到90纳米工艺之后，不同晶体管的间距变得非常之短，电流泄漏现象变得异常严重。英特尔决定采用高K值的氧化物材料来制造晶体管的栅极，英特尔称之为“高K栅电介质”（High K gate Dielectric）。这种材料对电子泄漏的阻隔效果可以达到二氧化硅的10000倍，电子泄漏基本被阻断，这样就可以在绝缘层厚度降低到0.1纳米时还拥有良好的电子隔绝效果。

低K电介质材料技术。进入到65纳米工艺之后，英特尔实现了8层铜互联结构，每一个芯片可以容纳8个不同的逻辑电路层。层数越多，芯片占据的面积就越小，成本越低，但同时也要面对更多的技术问题。不同的电路层需要用导线连接起来，为了降低导线的电阻，采用金属铜来代替以往的金属铝。其次，两个电路层之间会产生一定的电容效应（C值），由导线电阻R和层间寄生电容C共同产生的RC延迟决定着芯片的高速性能。电路层越多，RC延迟就越高，芯片不仅难以实现高速度而且会增加能耗。使用电阻率更低的铜代替铝作为导线，可以一定程度降低RC延迟。由于寄生电容C正比于电路层隔绝介质的介电常数K，若使用低K值材料（K<3）作为不同电路层的隔绝介质，问题便迎刃而解了。英特尔为65纳米工艺准备了一种K值很低的含碳氧化物。

英特尔动态功率调节。采用了增强的低能耗管理技术，英特尔酷睿双核处理器可以“按需”提供经过协调的双核性能。除支持双核协调平台更深度和增强型更深度睡眠 电源管理状态转换外，英特尔动态功率调节还支持单个内核动态转换至间歇、时钟停止和深度睡眠电源管理状态。共享的电源管理逻辑可以在硬件中协调增强型英特尔SpeedStep动态节能技术和空闲电源状态（C状态）转换，从而更加高效地管理电压和频率。英特尔酷睿双核处理器可以在极低电压下运行，并采用了先进的高级技术，可最大限度地降低时钟频率和信号转换，从而降低运行状态下的能耗。由于拥有全新的低频模式电源管理状态，因此英特尔酷睿双核处理器可以更快地切入和退出这些状态，从而保证了极高的响应速度和良好的节能特性。酷睿双核处理器还具有动态总线暂停（Dynamic Bus Parking）特性，当处理器处于这些低频模式状态时，芯片组的能耗也随之降低，从而提高了平台的整体能耗。

支持动态高速缓存大小调整的增强型英特尔更深度睡眠特性。CPU的缓存单元从来都是发热大户，尤其是二级缓存占据晶体管总量的一半多、功耗极为可观。为了降低大容量缓存带来的高热量，英特尔为其65纳米SRAM芯片中引入了全新的“睡眠晶体管”功能，当SRAM内的某些区域处于闲置状态时，睡眠晶体管就会自动切断该区域的电流供应，从而令芯片的总功耗大大降低。此时，睡眠晶体管可以看作是SRAM的小型控制器，可以控制SRAM单元的晶体管进行“睡眠”。可以根据需求或在空闲期间内动态刷新系统内存。数据保存在内存中后，节能特性将随着高速缓存通道的关闭而开启。由于二级高速缓存的数据完整性决定了英特尔酷睿双核处理器更深度睡眠的最低电压限制，因此一旦动态高速缓存大小调整特性将全部二级高速缓存转移到内存中，处理器就会切换至一种新的电源管理状态。这就是所谓的增强型英特尔更深度睡眠技术，它支持处理器将电压降低至更深度睡眠最低电压以下，以增强节能性和/或提高效率。

上一页  [1] [2] [3] [4] 下一页